Mikrokontroler Pic: schemat blokowy
Procesory PIC wykorzystują architekturę Harvardzką, tzn. posiadają rozdzielona pamięć danych od pamięci programu i dwie oddzielne magistrale o różnej szerokości słowa. Pamięć programu operuje w zależnosci od rodziny słowem 12-, 14- lub 16-bitowym, natomiast pamiec danych jest 8-bitowa i dlatego procesory PIC zaliczane sa do grupy procesorów 8-bitowych. Na rysunku 1.1 pokazano różnice w budowie pomiedzy procesorami wykorzystujacymi architekture tradycyjna, czyli von Neumanna, i Harvardzka.
Dzieki tak długiemu słowu pojedyncza instrukcja może zawierac zarówno kod, jak i argument (argumenty) operacji, co powoduje, że liczba komórek pamieci odpowiada liczbie mozliwych do wykonania instrukcji. W przypadku architektury tradycyjnej pierwsza komórka zawiera zwykle kod operacji, a nastepne argumenty. Powoduje to, że kod wynikowy takich samych programów jest zazwyczaj dla procesorów PIC nieco krótszy. W procesorach zastosowano potokowy system pracy (pipeline), w którym procesor podczas wykonywania kolejnego rozkazu pobiera z pamieci nastepny, co sprawia wrażenie, że wykonanie rozkazu zajmuje tylko jeden cykl maszynowy. Wszystkie rejestry specjalne procesora — SFR (Special Function Register) — odwzorowane sa w pamieci RAM i dostepne tak samo jak wszystkie inne komórki pamieci, tzn. poprzez adresowanie bezposrednie lub posrednie. Pomysł ten nazwano koncepcja rejestrowa (Register File Concept). 20 Mikroprocesory jednoukładowe PIC Inna ciekawa własnoscia procesorów PIC jest to, że ka"da komórka pamieci (rejestr) może byc u"yta zarówno jako argument, jak i miejsce, gdzie zostanie umieszczony wynik operacji, tradycyjnie przesyłany do akumulatora. Jego role pełni tu rejestr roboczy oznaczony jako W (Working Register). Brak wyjatków, obecnych zazwyczaj w takich przypadkach, bardzo upraszcza programowanie procesora. Ceche te nazywa producent symetria lub ortogonalnoscia instrukcji.
-----------------------------------------------------------------------------
